<?xml version="1.0" encoding="UTF-8"?>
<?xml-stylesheet type="text/xsl" href="https://eda-praxis.de/wp-sitemap.xsl" ?>
<urlset xmlns="http://www.sitemaps.org/schemas/sitemap/0.9"><url><loc>https://eda-praxis.de/wissen/professionelle-vhdl-entwicklung-ide/</loc><lastmod>2026-10-19T18:12:20+02:00</lastmod></url><url><loc>https://eda-praxis.de/wissen/active-hdl-riviera-pro-auswahl/</loc><lastmod>2026-10-19T18:04:24+02:00</lastmod></url><url><loc>https://eda-praxis.de/wissen/vhdl-verilog-systemverilog-einordnung/</loc><lastmod>2026-10-19T18:04:25+02:00</lastmod></url><url><loc>https://eda-praxis.de/wissen/syntaxpruefung-linting-simulation/</loc><lastmod>2026-10-19T20:03:46+02:00</lastmod></url><url><loc>https://eda-praxis.de/wissen/hdl-bibliotheken-projektstruktur/</loc><lastmod>2026-10-19T20:03:46+02:00</lastmod></url><url><loc>https://eda-praxis.de/wissen/code-coverage-nutzen-grenzen/</loc><lastmod>2026-10-19T20:03:46+02:00</lastmod></url><url><loc>https://eda-praxis.de/wissen/osvvm-vunit-uvm-einordnung/</loc><lastmod>2026-10-19T18:04:25+02:00</lastmod></url><url><loc>https://eda-praxis.de/wissen/hdl-simulator-team-checkliste/</loc><lastmod>2026-10-19T18:04:25+02:00</lastmod></url><url><loc>https://eda-praxis.de/wissen/ki-assistenten-aldec/</loc><lastmod>2026-10-19T20:03:45+02:00</lastmod></url><url><loc>https://eda-praxis.de/wissen/ki-fpga-entwicklung-pruefen/</loc><lastmod>2026-10-19T20:03:45+02:00</lastmod></url><url><loc>https://eda-praxis.de/wissen/ki-open-source-eda-werkzeuge/</loc><lastmod>2026-10-19T20:03:45+02:00</lastmod></url></urlset>
